17 feb. 1999
3 minuten
Onderzoekers van Rice University hebben een ‘inexacte’ computerchip gepresenteerd die zich niets aantrekt van 50 jaar streven naar nauwkeurigheid in de halfgeleiderindustrie. De chip scoort goed ten aanzien van vermogensverbruik en efficiëntie doordat hij sporadisch optredende fouten accepteert.
Op de ACM International Conference on Computing Frontiers in Cagliari, Italie, werden prototypen gedemonstreerd die minstens vijftien maal efficiënter zijn dan de huidige technologie.
Het onderzoek is uitgevoerd aan de Rice University in Houston, Singapore’s Nanyang Technological University (NTU), het Zwitserse Center for Electronics and Microtechnology (CSEM) en de Universiteit van Californie in Berkeley.
"Het is spannend om deze technolgie voor het eerst te zien in een werkende chip, die we kunnen meten en valideren", zegt projectleider Krishna Palem, directeur van het Rice-NTU Institute for Sustainable and Applied Infodynamics (ISAID). "Al sinds 2003 proberen we aan te tonen dat significante winst kan worden behaald en tot ons genoegen hebben de werkende chips onze verwachtingen overtroffen."
ISAID werkt samen met CSEM aan de ontwikkeling van nieuwe technologie waarmee volgende generaties inexacte chips nog maar een fractie van het vermogen verbruiken ten opzichte van huidige microprocessoren.
Fouten toestaan
Het concept is bedrieglijk eenvoudig: minimaliseer het vermogensverbruik door toe te staan dat rekencomponenten – zoals hardware voor het optellen en vermenigvuldigen van getallen – enkele fouten maken. Door het slim managen van de waarschhijlijkheid van die fouten en het beperken van berekeningen die fouten opleveen, konden de ontwerpers tgelijkertijd de energiebehoefte beperken en de prestaties drastisch verbeteren.
Een voorbeeld van de inexacte ontwerpbenadering is ‘snoeien’ ofwel het wegtrimmen van enkele zelden gebruikte delen van digitale circuits op de microchip. Een andere innovatie is ‘confined voltage scaling’, waarbij winst wordt behaald door te profiteren van verbeteringen in processing-snelheid om het vermogensverbruik nog verder te verminderen.
Simulaties
In hun eerste simulaties toonden de onderzoekers aan dat het wegsnoeien van bepaalde secties van traditioneel ontworpen computerchips de prestaties op drie manieren kan verbeteren. De gesnoeide chips zijn twee keer zo snel, verbruiken de helft van het vermogen en zijn half zo groot.
"In de laatste tests zagen we dat snoeien kon leiden tot 3,5 maal minder vermogensverbruik bij chips die gemiddeld 0,25% afwijken van de correcte waarde", zegt student en co-auteur Avinash Lingamneni. "Als we de winst in afmetingen en enelheid verdisconteren, zijn deze chips 7,5 maal efficienter dan gangbare typen. Chips die verkeerde resultaten gaven met een afwijking van omgeveer 8%, waren zelfs 15 maal efficienter."
Onderzoeker Christian Enz, die verantwoordelijk is voor het CSEM-deel van de samenwerking, zegt: "Bepaalde soorten toepassingen kunnen behoorlijk wat fouten tolereren. Het menselijk oog heeft bijvoorbeeld een ingebouwd foutcorrectiemechanisme. We hebben inexacte optellers gebruikt om beelden te bewerken en we ontdekten dat relatieve fouten tot 0,54% bijna niet waarneembaar waren. Relatieve fouten tot 7,5% leverden nog steeds herkenbare beelden op."
I-Slate
Palem verwacht dat de eerste toepassingen voor gesnoeide chips waarschijnlijk liggen in toepassingsspecifieke microprocessoren, voor gebruik in hoortoestellen, camera’s en andere elektronische producten.
De inexacte hardware is ook een belangrijk onderdeel van ISAID’s eductietablet: de I-slate. De goedkope I-slate is ontworpen voor scholen in India, waar elektriciteit ontbreekt en onderwijzers schaars zijn. De tablets zouden moeten werken op kleine zonnepanelen. Palem verwacht dat de eerste prototypen van producten met inexacte chips in 2013 neschikbaar zullen komen.
Anderen lazen ook
