Imec komt met referentieproces voor silicium-interposers

Imec heeft op SEMICON Europa 2026 in München bekendgemaakt dat het een technisch referentieproces heeft ontwikkeld voor het silicium-interposer-platform, dat onderdeel is van de NanoIC-proefproductielijn. Dit maakt de weg vrij voor volgende generatie chiplet-gebaseerde systemen, die hard nodig zijn om ontwikkelingen rond met name AI bij te houden.

Naarmate de prestatie-eisen van geavanceerde rekenkracht voor AI blijven stijgen, richt de halfgeleiderindustrie zich steeds meer op chiplet-architecturen die meerdere gespecialiseerde chips binnen één enkele verpakking combineren. Hun prestaties hangen echter niet alleen af van de afzonderlijke chiplets, maar ook van de verbindingen daartussen. Geavanceerde verpakkings- en interconnectietechnologieën zijn daarom een cruciaal innovatiegebied geworden, dat een hogere bandbreedte, een lager energieverbruik en een strakkere systeemintegratie mogelijk maakt.

Silicium-interposers zijn een cruciale factor in deze transitie. Ze fungeren als een verbindingslaag onder de chips en bieden in een hoge dichtheid ultrakorte verbindingen die nodig zijn om rekenchiplets, geheugen met hoge bandbreedte en andere gespecialiseerde componenten met elkaar te verbinden. Dit maakt ze relevant voor AI-versnellers, GPU’s en andere hoogwaardige systemen met meerdere chips, waar bandbreedte en energie-efficiënte gegevensoverdracht doorslaggevende vereisten op systeemniveau zijn.

Technisch referentieplatform

Voortbouwend op de behoefte aan high-density chiplet-connectiviteit zet imec nu een technisch referentieplatform op voor zijn silicium-interposer-technologie binnen de NanoIC-proefproductielijn. NanoIC, gehost door imec en ondersteund door pan-Europese partnerschappen, stimuleert de ontwikkeling en commercialisering van systemen-op-chip onder de 2 nm. Hiermee kunnen bedrijven en researchorganisaties de technologie en het potentieel ervan voor geavanceerde chiplet-integratie verkennen.

Het platform omvat de architectuur, de productieflow en de belangrijkste ontwerpkenmerken van imec’s silicium-interposer-technologie. Denk bij het laatste aan through-silicon vias, meervoudige metalen verbindingslagen en ondersteuning voor microbump-afstanden tot 20 µm. Dit maakt het mogelijk om de vereiste high-density connectiviteit tussen chiplets, geheugen en andere gespecialiseerde dies binnen één enkele 2,5D-chipverpakking te realiseren. 

Ontwerpklare designkit

Het referentieplatform fungeert als de technische basis voor een silicium-interposer Process Design Kit (PDK), die begin 2027 beschikbaar komt. Deze PDK stelt universiteiten, start-ups en fabless-bedrijven in staat om met behulp van EDA-tools van onder meer Cadence en Synopsys te onderzoeken hoe hun elektronische schakelingen en verbindingen met de geavanceerde productietechnologie kunnen worden gerealiseerd. 

De silicium-interposer PDK is een aanvulling op de reeds beschikbare interconnect-PDK’s van NanoIC voor fine-pitch RDL-interposers en die-to-wafer hybrid bonding. Deze drie technologieën voorzien in verschillende aspecten van geavanceerde chiplet-integratie en zijn daarin complementair. De silicium-interposers bieden de benodigde high-density verbindingen voor geavanceerde rekenapplicaties. De flinterdunne RDL (Redistribution Layer) laagjes koper en kunststof bieden een kostenefficiënt alternatief voor het integreren van chiplets bij hoge interconnectdichtheden. Hybride die-to-wafer-bonding, een geavanceerde manier om chips in 3D te stapelen, maakt ultradichte chip-naar-chip-verbindingen mogelijk.

Efficiënt optimaliseren

Op langere termijn streeft NanoIC ernaar om deze virtuele exercities via een PDK uit te breiden naar fysieke demo’s op de proefproductielijn. “Met de snelle ontwikkeling van AI wordt het steeds moeilijker te voorspellen welke combinatie van reken-, geheugen- en versnellertechnologieën de beste prestaties zal leveren voor een bepaalde toepassing. Integratie op basis van chiplets stelt systeemontwerpers in staat om verschillende reken-, geheugen- en versnellertechnologieën binnen één enkele verpakking te combineren en die combinaties aan te passen naarmate de vereisten evolueren. Maar die aanpak kan alleen slagen als de chiplets snel en efficiënt gegevens kunnen uitwisselen. Door een gemeenschappelijke technologische basis te bieden voor geavanceerde interconnectietechnologieën en deze toegankelijk te maken via geavanceerde PDK’s, stelt NanoIC onderzoekers, start-ups en fabless-bedrijven in staat om te experimenteren met de verschillende interconnectiebenaderingen, toekomstige systeemarchitecturen te evalueren en expertise op te bouwen op het gebied van geavanceerde verpakkingstechnieken”, stelt Bart Placklé, Senior Vice President Automotive Technologies bij imec.